fritzler-avr.de
Spaceage 2

Willkommen beim Spaceage 2

Im Rahmen des Kurses Mixed Signals Baugruppen an der TU Berlin entstand der Nachfolger des Spaceage, der Spaceage 2.

Einige Daten:

Alles Weitere in den entsprechenden Unterseiten!

 
 
Gesamtleitung:Henry Westphal (Tigris-Elektronik GmbH/ Fachgebiet EMSP TU-Berlin)
 
Technische Leitung:Henry Westphal / Martin Wende
 
Entwicklung/Aufbau/Inbetriebnahme: 
Hardware-Design:Henry Westphal / Martin Wende / Lennart Wiedicke
VHDL-Simulation / XILINX-Synthese:Martin Wende
PCB-Layout:Henry Westphal / David Martens / Benjamin Bös
PCB-Bestückung und Verkabelung:David Martens / Henry Westphal
Microcode:Henry Westphal / Martin Wende
Software-Emulation MUL/DIV:Benjamin Bös / Lennart Wiedicke
Debug-Programm: Martin Schürer / Benjamin Bös
Anwendungsprogramm:Marc Dreilich / Elvira Fleig / Martin Wende
Debugging / Inbetriebnahme Hardware:Henry Westphal / Martin Wende / Benjamin Bös
Debugging / Inbetriebnahme System:Martin Wende / Martin Schürer / Marc Dreilich
 
Technische Unterstützung: 
Zu Debug-Hostschnittstelle:Markus Haag (Tigris-Elektronik GmbH)
Zu Anwendungsprogramm:Maximilian v. Schwerin (Tigris-Elektronik GmbH)
Durchführung des externen Systemtests:Maximilian v. Schwerin, Konstantin Schmidt, Sven Queisser (Tigris-Elektronik GmbH)
 
Spenden und Unterstützung: 
Fertigung der PCBs:Die Fertigung der Multilayer-PCBs wurde von Würth-Elektronik gespendet, wodurch der Bau des SPACE AGE 2 überhaupt erst möglich wurde.
Bauteile, Messmittel, Raum- und Austattungsnutzung:Tigris-Elektronik GmbH
Bezugsquellensuche/Bereitstellung abgekündigter TTL-Bausteine:Henry Westphal

Homebuilt CPUs WebRing

JavaScript by Qirien Dhaela

Join the ring?

To join the Homebuilt CPUs ring, drop Warren a line, mentioning your page's URL. He'll then add it to the list.

Note: The ring is chartered for projects that include a home-built CPU. It can emulate a commercial part, that's OK. But actually using that commercial CPU doesn't rate. Likewise, the project must have been at least partially built: pure paper designs don't rate either. It can be built using any technology you like, from relays to FPGAs.

Kontakt - Haftungsausschluss - Impressum